

Page 1 Biblio.

















# MANUFACTURE OF NONVOLATILE SEMICONDUCTOR MEMORY

Patent Number:

JP7130884

Publication date:

1995-05-19

Inventor(s):

ONO TAKASHI

Applicant(s)::

OKI ELECTRIC IND CO LTD

Requested Patent:

JP7130884

Application Number: JP19930272623 19931029

Priority Number(s):

IPC Classification:

H01L21/8247; H01L29/788; H01L29/792

EC Classification:

Equivalents:

## **Abstract**

PURPOSE:To enable self-aligning formation of a floating gate to a control gate without disconnecting a select gate by separating the floating gate by etching while covering the select gate with a second insulation film.

CONSTITUTION: A select gate 17 of a nonvolatile semiconductor memory and further a protection film 20 are formed by patterning on a semiconductor substrate 11 with an insulation film 14 therebetween. A floating gate 15 is formed to extent to a side wall of the select gate 17 with an insulation film 16 therebetween. An insulation film 18 and a control gate electrode material 19 are laminated on the semiconductor substrate 11, the protection film 20 and the floating gate 15. Then, the control gate electrode material 19, the insulation film 18 and the floating gate 15 are etched and the floating gate 15 is disconnected for each memory cell.

Data supplied from the esp@cenet database - I2



## PATENT ABSTRACTS OF JAPAN

(11) Publication number: 07130884 A

(43) Date of publication of application: 19 . 05 . 95

(51) Int. CI

H01L 21/8247 H01L 29/788 H01L 29/792

(21) Application number: 05272623

(22) Date of filing: 29 . 10 . 93

(71) Applicant:

OKI ELECTRIC IND CO LTD

(72) Inventor:

**ONO TAKASHI** 


## (54) MANUFACTURE OF NONVOLATILE SEMICONDUCTOR MEMORY


(57) Abstract:


PURPOSE: To enable self-aligning formation of a floating gate to a control gate without disconnecting a select gate by separating the floating gate by etching while covering the select gate with a second insulation film.

CONSTITUTION: A select gate 17 of a nonvolatile semiconductor memory and further a protection film 20 are formed by patterning on a semiconductor substrate 11 with an insulation film 14 therebetween. A floating gate 15 is formed to extent to a side wall of the select gate 17 with an insulation film 16 therebetween. An insulation film 18 and a control gate electrode material 19 are laminated on the semiconductor substrate 11, the protection film 20 and the floating gate 15. Then, the control gate electrode material 19, the insulation film 18 and the floating gate 15 are etched and the floating gate 15 is disconnected for each memory cell.

COPYRIGHT: (C)1995,JPO







## (19)日本国特許庁(JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号

# 特開平7-130884

(43)公開日 平成7年(1995)5月19日

(51) Int.Cl.<sup>6</sup>

酸別記号

庁内整理番号

FΙ

技術表示箇所

H 0 1 L 21/8247 29/788 29/792

H01L 29/78

371

審査請求 未請求 請求項の数5 OL (全 12 頁)

(21)出願番号

特願平5-272623

(22)出願日

平成5年(1993)10月29日

(71)出顧人 000000295

沖電気工業株式会社

東京都港区虎ノ門1丁目7番12号

(72) 発明者 小野 隆

東京都港区虎ノ門1丁目7番12号 沖電気

工業株式会社内


(74)代理人 弁理士 柿本 恭成

## (54) 【発明の名称】 不揮発性半導体メモリの製造方法

# (57)【要約】

【目的】 高集積化が可能な不揮発性半導体メモリを容易に実現する製造方法を提供する。

【構成】 半導体基板上に絶縁膜14を介して不揮発性 半導体メモリのセレクトゲート17となる電極材料と保 護膜20がパターニングされて形成される。次に、絶縁 膜16を介してセレクトゲート17の側壁にフローティ ングゲート15となる電極材料が、延在するように形成 される。そして、半導体基板11、保護膜20及びフロ ーティングゲート15上に、絶縁膜18とコントロール ゲート用電極材料19とが積層される。その後、コント ロールゲート用電極材料19、絶縁膜18、及びフロー ティングゲート15が、同時にパターニングされ、セレ クトゲート17を分断すること無く、フローティングゲ ート15が不揮発性半導体メモリのメモリセル毎に分断 される。



本発明の第1の実施例の不揮発性半算体メモリの製造方法

40

## 【特許請求の範囲】

【請求項1】 半導体基板内に、複数のメモリセルに対する連続したドレイン拡散層及び連続したソース拡散層を互いにほぼ平行状態に形成する拡散層形成工程と、

前記拡散層形成工程の前工程または後工程において前記 半導体基板上にフローティングゲート及びセレクトゲー トを形成する第1のゲート形成工程と、

前記第1のゲート形成工程と共にまたは後工程において 前記フローティングゲート及びセレクトゲート上に絶縁 膜を介してコントロールゲートを形成する第2のゲート 形成工程とを、有する不揮発性半導体メモリの製造方法 において、

前記第1のゲート形成工程は、前記半導体基板上に第1 の絶縁膜を介して第1の電極材料を堆積する第1の電極 材料堆積工程と、

前記第1の電極材料の上部にエッチング保護膜を形成する保護膜形成工程と、

前記保護膜及び第1の電極材料を前記ドレイン拡散層の 形成方向及びソース拡散層の形成方向と同一方向に延在 するように所定の幅でパターニングし、前記複数のメモ 20 リセルに対する書込み用或いは消去用電圧を供給するセ レクトゲートを形成するセレクトゲートパターニング工 程と、

前記パターニングされた第1の電極材料と前記半導体基板とは第2の絶縁膜で絶縁し、該第1の電極材料の側壁に対してほぼ平行に第2の電極材料を延在するよう形成する第2の電極材料形成工程と、

前記第2の電極材料を前記各メモリセルのドレインーソースの方向と同一方向に所定の幅でパターニングし、前記セレクトゲートに与えられた電圧に応じて前記各メモリセル用のキャリアをそれぞれ蓄積する複数のフローティングゲートを形成するフローティングゲート形成工程とを、

順に施すことを特徴とする不揮発性半導体メモリ製造方法。

【請求項2】 半導体基板内に、複数のメモリセルに対する連続したドレイン拡散層及び連続したソース拡散層を互いにほぼ平行状態に形成する拡散層形成工程と、

前記拡散層形成工程の前工程または後工程において前記 半導体基板上にフローティングゲート及びセレクトゲー トを形成する第1のゲート形成工程と、

前記第1のゲート形成工程と共にまたは後工程において 前記フローティングゲート及びセレクトゲート上に絶縁 膜を介してコントロールゲートを形成する第2のゲート 形成工程とを、有する不揮発性半導体メモリの製造方法 において、

前記第1のゲート形成工程は、前記半導体基板上に第1 の絶縁膜を介して第1の電極材料を堆積する第1の電極 材料堆積工程と、

前記第1の電極材料を前記各メモリセルのドレインーソ 50

ース方向に延在するようにパターニングし、複数の第1 の電極材料の列を形成する第1の電極材料列形成工程 と、

前記複数の第1の電極材料の列間を第2の絶縁膜で埋込む絶縁膜埋込み工程と、

前記第1の電極材料及び第2の絶縁膜を前記ドレイン拡 散層の形成方向及びソース拡散層の形成方向と同一方向 に所定の幅でパターニングし、前記各メモリセルに対す るキャリアをそれぞれ蓄積する複数のフローティングゲ ートを形成するフローティングゲート形成工程と、

前記フローティングゲートと前記半導体基板とは第3の 絶縁膜で絶縁しかつ該フローティングゲート及び第2の 絶縁膜の側壁に対してほぼ平行に第2の電極材料を延在 するように形成し、それら複数のフローティングゲート に対して書込み用或いは消去用電圧を供給するセレクト ゲートを形成するセレクトゲート形成工程とを、

順に施すことを特徴とする不揮発性半導体メモリの製造 方法。

【請求項3】 半導体基板内に、複数のメモリセルに対する連続したドレイン拡散層及び連続したソース拡散層を互いにほぼ平行状態に形成する拡散層形成工程と、

前記拡散層形成工程の前工程または後工程において前記 半導体基板上にフローティングゲート及びセレクトゲー トを形成する第1のゲート形成工程と、

前記第1のゲート形成工程と共にまたは後工程において 前記フローティングゲート及びセレクトゲート上に絶縁 膜を介してコントロールゲートを形成する第2のゲート 形成工程とを、有する不揮発性半導体メモリの製造方法 において、

前記第1のゲート形成工程は、前記半導体基板上に第1 の絶縁膜を前記各メモリセルのドレインーソース方向に 複数延在するようにパターニングする絶縁膜形成工程 レ

前記複数の第1の絶縁膜間の前記半導体基板上に第2の 絶縁膜を介して第1の電極材料を埋込む電極材料埋込み 工程と

前記第1の電極材料と第1の絶縁膜とを前記ドレイン拡 散層の形成方向及びソース拡散層の形成方向と同一方向 に所定の幅でパターニングし、前記各メモリセルに対す るキャリアをそれぞれ蓄積する複数のフローティングゲ ートを形成するフローティングゲート形成工程と、

前記フローティングゲートと前記半導体基板とは第3の 絶縁膜で絶縁しかつ該フローティングゲート及び前記第 2の絶縁膜の側壁に対してほぼ平行に第2の電極材料を 延在するように形成し、それら複数のフローティングゲ ートに対して書込み用或いは消去用電圧を供給するセレ クトゲートを形成するセレクトゲート形成工程とを、

順に施すことを特徴とする不揮発性半導体メモリ製造方 法。

【請求項4】 半導体基板内に、複数のメモリセルに対

する連続したドレイン拡散層及び連続したソース拡散層 を互いにほぼ平行状態に形成する拡散層形成工程と、 前記拡散層形成工程の前工程または後工程において前記 半導体基板上にフローティングゲート及びセレクトゲー

トを形成する第1のゲート形成工程と、

前記第1のゲート形成工程と共にまたは後工程において 前記フローティングゲート及びセレクトゲート上に絶縁 膜を介してコントロールゲートを形成する第2のゲート 形成工程とを、有する不揮発性半導体メモリの製造方法 において、

前記第1のゲート形成工程は、前記半導体基板上に第1 の絶縁膜を介して第1の電極材料を堆積する第1の電極 材料堆積工程と、

前記第1の電極材料の上に第1の保護膜を形成する第1 の保護膜形成工程と、

前記第1の電極材料及び第1の保護膜を前記ドレイン拡 散層の形成方向及びソース拡散層の形成方向と同一の方 向に延在するように所定の幅でパターニングする第1の 電極材料パターニング工程と、

前記第1の電極材料と前記半導体基板とは第2の絶縁膜で絶縁し、かつ該第1の電極材料の側壁に対してほぼ平行に第2の電極材料を延在するように形成する第2の電極材料形成工程と、

前記第1の保護膜をマスクとし、該第1の保護膜に対してエッチング選択性を有する第2の保護膜を前記第2の電極材料上に選択的に形成する第2の保護膜形成工程と、

前記各メモリセルのドレイン-ソース方向と同一方向 に、前記第1の保護膜及び前記第1の電極材料または前 記第2の保護膜及び前記第2の電極材料を選択的にパタ ーニングし、前記各メモリセルに対するキャリアをそれ ぞれ蓄積する複数のフローティングゲートを形成するフ ローティングゲート形成工程とを、

順に行うことを特徴とする不揮発性半導体メモリ製造方 法。

【請求項5】 半導体基板内に、複数のメモリセルに対する連続したドレイン拡散層及び連続したソース拡散層を互いにほぼ平行状態に形成する拡散層形成工程と、

前記拡散層形成工程の前工程または後工程において前記 半導体基板上にフローティングゲート及びセレクトゲー トを形成する第1のゲート形成工程と、

前記第1のゲート形成工程と共にまたは後工程において 前記フローティングゲート及びセレクトゲート上に絶縁 膜を介してコントロールゲートを形成する第2のゲート 形成工程とを、有する不揮発性半導体メモリの製造方法 において、

前記第1のゲート形成工程は、前記半導体基板上に第1 の絶縁膜を介して第1の電極材料を堆積する第1の電極 材料堆積工程と、

前記第1の電極材料を前記ドレイン拡散層の形成方向及

びソース拡散層の形成方向と同一の方向に延在するよう に所定の幅でパターニングする第1の電極材料パターニ ング工程と

前記第1の電極材料に対してエッチング選択性のある第2の電極材料を、前記パターニングされた第1の電極材料の側壁にほぼ平行にかつ該第1の電極材料と前記半導体基板とは第2の絶縁膜で絶縁された状態で延在するように形成する第2の電極材料形成工程と、

前記各メモリセルのドレインーソース方向と同一方向に 10 前記第1または第2の電極材を選択的にパターニングし て前記各メモリセルに対するキャリアをそれぞれ蓄積す る複数のフローティングゲートを形成するフローティン グゲート形成工程とを、

順に施すことを特徴とする不揮発性半導体メモリの製造 方法。

## 【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、書込み及び消去用のセレクトゲートを備えた不揮発性半導体メモリ等の製造方法に関するものである。

[0002]

40

【従来の技術】従来電気的にデータの書替え可能なRO M (Read Only Memory) として各種のE'PROM (El ectrical Erasable and Programable ROM ) メモリセル が提案されている。なかでも、半導体基板上に各メモリ セルに対するセレクトゲート及びフローティングゲート を近接させて形成したサイドウォール型E<sup>2</sup>PROM は、内部に電圧昇圧手段を必要とするが、外部の5V単 一電源でデータの書込み及び消去が可能となるので、有 望視されている。図2は、従来のサイドウォール型E2 PROMメモリセルの構造例を示す断面図である。図2 のメモリセルは、半導体基板1内に形成されたソース拡 散層2と、ドレイン拡散層3と、半導体基板1上に絶縁 膜4を介して形成されたフローティングゲート5と、そ のフローティングゲート5の側壁に絶縁膜6を介して近 接配置されたサイドウォール型セレクトゲート7と、フ ローティングゲート5の上部に絶縁膜8を介して形成さ れたコントロールゲート9とを、備えている。図2のメ モリセルが多数個半導体基板1上に配置され、マトリッ クス状のメモリセルアレイが構成される。各メモリセル のコントロールゲート9が、メモリセルアレイの行方向 に連結され、これによりワード線が形成される。各メモ リセルのセレクトゲート7も同じ方向に連結される。ま た、ドレイン拡散層は、隣接する2つのメモリセルで共 通とし、図示しないコンタクトを介して上部のA1 (ア ルミニウム) 等の金属配線に接続され、この金属配線が メモリセルアレイの列方向に延ばされてビット線が形成 される。図2のメモリセルの製造工程は、例えば、シリ コン(Si)半導体基板上に膜厚50~150オングス トローム程度のゲート酸化膜が形成され、その上にフロ

20

30

ーティングゲート5となる多結晶Siが形成される。さらに、その上に絶縁膜8を介して多結晶Siのコントロールゲート9が設られ、その後、各ゲートと同じ多結晶Siのサイドウォール型セレクトゲート7が、絶縁膜6を介して形成される。セレクトゲート7は、フローティングゲート5及びコントロールゲート9に対して自己整合的に形成される。

【0003】次に図2のメモリセルの動作を説明する。 図2のメモリセルの半導体基板を接地電位に設定し、ソ ース拡散層2にソースバイアス電圧Vsを0V、セレク トゲート7に対してセレクトバイアス電圧Vselを 1. 5 V、コントロールゲート9に対してコントロール バイアスVcgを17Ⅴ、及びドレイン拡散層3に対し てドレインバイアス電圧Vdを5Vそれぞれ印加する。 これにより、セレクトゲート7とフローティングゲート 5の境界面付近の下方でアバランシュ現象が発生し、キ ャリアのホットエレクトロンがフローティングゲート5 に注入される。これによりデータの書込みが成される。 データの消去は、例えば、ドレインバイアス電圧Vdを 14V、コントロールバイアスVcgを0V、セレクト バイアス電圧VselをOVをそれぞれ印加することに より、ファウラーノルドハイムトンネル電流が流れ、デ ータの消去を行うことができる。しかしながら、図2の メモリセルにおいては、ドレインーソース間電流の流れ 方向に対してビット線が平行に配置される構造になるた め、コンタクトを必要とする。その結果1ビットのセル の占有する面積を小さくすることができなかった。ま た、製造過程において、コンタクトとワード線とのマス ク合わせに余裕度を確保する必要があり、メモリセルア レイの面積が大きくなって大容量のメモリセルには、適 さなかった。

【0004】そこで、本願出願人等は、特願平4-4581号 明細書(未公開)において次のような不揮発性半導体メ モリを提案した(以下、先の提案という)。図3は、先 の提案のサイドウォール型E'PROMの構造例を示す 平面図である。図4は、図3中のA-A断面、図5は、 図3中のB-B断面を示す断面図である。図3の不揮発 性半導体メモリは、複数のビット線BLと、複数のワー ド線WLと、各ビット線BL及びワード線WLに接続さ れマトリックス状に配置されてメモリセルアレイを構成 40 する複数のメモリセル10とを、有している。メモリセ ル10は、図4に示すように、半導体基板11に形成さ れたドレイン拡散層12と、同様に基板11に形成され たソース拡散層と、基板11上に絶縁膜14を介して形 成されデータ保持用キャリアを充電するフローティング ゲート15と、フローティングゲート15の側壁に絶縁 膜16を介して形成され、そのフローティングゲート1 5に対して書込み用或いは消去用電圧を与えるセレクト ゲート17と、フローティングゲート15及びセレクト ゲート17の上部に絶縁膜18を介して形成されたコン 50 ;

トロールゲート19とを、備えている。メモリセル10 のドレイン拡散層13が、ドレイン-ソース間電流の流 れ方向に直交する方向に相互にれ連結され、図3中のビ ット線BLが構成される。また、ソース拡散層12も同 様に連結されてソース線SCLとされる。コントロール ゲート19は、ビット線BL及びソース線SCLと直交 する方向、すなわちドレインーソース間電流の流れ方向 に平行に連結されてワード線WLが形成される。また、 セレクトゲート17は、ビット線BL及びソース線SC Lに平行に相互に接続され図3中のセレクト線SLとな る。以上のように、不揮発性半導体メモリを構成するこ とにより、コンタクトホールが不要となり、単位メモリ セルの面積を小さくすることができる。また、セレクト ゲート17へ与える電位は、ビット線BL、ソース線S CL及びワード線WLとは独立してセレクト線SLを介 して供給することができる。そのため、書込み或いは消 去といった動作時の自由度が高まり、不揮発性半導体メ モリの髙機能化が容易となる。

【0005】次に、先の提案の不揮発性半導体メモリの 動作を説明する。メモリセル10の半導体基板11を接 地電位に設定し、ソース拡散層12(ソース線SCL) にソースバイアス電圧Vsを0V、セレクトゲート17 (セレクト線SL) に対してセレクトバイアス電圧Vs e l を 1. 5 V、コントロールゲート 19 (ワード線W L) に対してコントロールバイアスVcgを17V、及 びドレイン拡散層13(ビット線BL)に対してドレイ ンバイアス電圧Vdを5Vそれぞれ印加する。これによ り、セレクトゲート17とフローティングゲート15の 境界面付近の下方でアバランシュ現象が発生し、キャリ アのホットエレクトロンがフローティングゲート15に 注入される。これによりデータの書込みが成される。デ ータの消去は、例えば、ドレインバイアス電圧Vdを1 4V、コントロールバイアスVcgを0V、セレクトバ イアス電圧Vse1をオープン状態にする。これらによ り、ファウラーノルドハイムトンネル電流が流れ、デー 夕の消去を行うことができる。このメモリセル10に記 憶されているデータを読み出す場合、例えば、ワード線 WLに5V、ピット線BLに1V、ソース線SCLに0 V、及びセレクト線SLに5Vが、それぞれ印加され る。これにより特定のメモリセル10が選択される。こ のとき、フローティングゲート15中にキャリアの電子 が蓄えられているか否かで、ソース線SCLとビット線 BL間に流れる電流が変わり、データの"1"または "0"が判断される。

## [0006]

【発明が解決しようとする課題】しかしながら、先の提案の不揮発性半導体メモリの製造方法においては、次のような課題があった。即ち、セレクトゲート17は、コントロールゲート19の下方であり、単結晶Siの半導体基板11状に隣接している必要がある。そのため、図

20

**4**0

50

4に示すようにコントロールゲート19とフローティン グゲート15を自己整合的にエッチングする場合、セレ クト線SLとしてセレクトゲート17を連結したままで おくことが困難であった。例えば、フローティングゲー ト15を図3のビット線BLと平行に延在するようにパ ターニングし、そのフローティングゲート15の側壁に サイドウォールを同様に延在してセレクトゲート線SL を形成した場合、フローティングゲート15を各メモリ セル毎に分離するために、帯状に形成されたフローティ ングゲート15をワード線WLに対して平行にエッチン グする。このとき、セレクトゲート17が、フローティ ングゲート15と同一材料で構成されていると、セレク ト線SLも同時に分断される。本発明は先の提案の不揮 発性半導体メモリに対する製造方法が持っていた課題と して、自己整合的にフローティングゲートを形成するこ とが困難である点について解決をした不揮発性半導体メ モリの製造方法を提供するものである。

## [0007]

【課題を解決するための手段】第1の発明は、前記課題 を解決するために、半導体基板内に、複数のメモリセル に対する連続したドレイン拡散層及び連続したソース拡 散層を互いにほぼ平行状態に形成する拡散層形成工程 と、前記拡散層形成工程の前工程または後工程において 前記半導体基板上にフローティングゲート及びセレクト ゲートを形成する第1のゲート形成工程と、前記第1の ゲート形成工程と共にまたは後工程において前記フロー ティングゲート及びセレクトゲート上に絶縁膜を介して コントロールゲートを形成する第2のゲート形成工程と を、有する不揮発性半導体メモリの製造方法において、 前記第1のゲート形成工程を次のようにして不揮発性半 導体メモリの製造方法を構成している。即ち、前記第1 のゲート形成工程は、前記半導体基板上に第1の絶縁膜 を介して第1の電極材料を堆積する第1の電極材料堆積 工程と、前記第1の電極材料の上部にエッチング保護膜 を形成する保護膜形成工程と、前記保護膜及び第1の電 極材料を前記ドレイン拡散層の形成方向及びソース拡散 層の形成方向と同一方向に延在するように所定の幅でパ ターニングし、前記複数のメモリセルに対する書込み用 或いは消去用電圧を供給するセレクトゲートを形成する セレクトゲートパターニング工程を順に行う。さらに、 前記第1のゲート形成工程は、前記パターニングされた 第1の電極材料と前記半導体基板とは第2の絶縁膜で絶 縁し、該第1の電極材料の側壁に対してほぼ平行に第2 の電極材料を延在するよう形成する第2の電極材料形成 工程と、前記第2の電極材料を前記各メモリセルのドレ インーソースの方向と同一方向に所定の幅でパターニン グし、前記セレクトゲートに与えられた電圧に応じて前 記各メモリセル用のキャリアをそれぞれ蓄積する複数の フローティングゲートを形成するフローティングゲート 形成工程とを、順に施す。

【0008】第2の発明は、半導体基板内に、複数のメ モリセルに対する連続したドレイン拡散層及び連続した ソース拡散層を互いにほぼ平行状態に形成する拡散層形 成工程と、前記拡散層形成工程の前工程または後工程に おいて前記半導体基板上にフローティングゲート及びセ レクトゲートを形成する第1のゲート形成工程と、前記 第1のゲート形成工程と共にまたは後工程において前記 フローティングゲート及びセレクトゲート上に絶縁膜を 介してコントロールゲートを形成する第2のゲート形成 工程とを、有する不揮発性半導体メモリの製造方法にお いて、前記第1のゲート形成工程を次のようにして不揮 発性半導体メモリの製造方法を構成している。即ち、前 記第1のゲート形成工程は、前記半導体基板上に第1の 絶縁膜を介して第1の電極材料を堆積する第1の電極材 料堆積工程と、前記第1の電極材料を前記各メモリセル のドレインーソース方向に延在するようにパターニング し、複数の第1の電極材料の列を形成する第1の電極材 料列形成工程と、前記複数の第1の電極材料の列間を第 2の絶縁膜で埋込む絶縁膜埋込み工程と、前記第1の電 極材料及び第2の絶縁膜を前記ドレイン拡散層の形成方 向及びソース拡散層の形成方向と同一方向に所定の幅で パターニングし、前記各メモリセルに対するキャリアを それぞれ蓄積する複数のフローティングゲートを形成す るフローティングゲート形成工程とを、順に行う。その 後、前記第1のゲート形成工程は、前記フローティング ゲートと前記半導体基板とは第3の絶縁膜で絶縁しかつ 該フローティングゲート及び第2の絶縁膜の側壁に対し

【0009】第3の発明は、半導体基板内に、複数のメ モリセルに対する連続したドレイン拡散層及び連続した ソース拡散層を互いにほぼ平行状態に形成する拡散層形 成工程と、前記拡散層形成工程の前工程または後工程に おいて前記半導体基板上にフローティングゲート及びセ レクトゲートを形成する第1のゲート形成工程と、前記 第1のゲート形成工程と共にまたは後工程において前記 フローティングゲート及びセレクトゲート上に絶縁膜を 介してコントロールゲートを形成する第2のゲート形成 工程とを、有する不揮発性半導体メモリの製造方法にお いて、前記第1のゲート形成工程を次のようにして不揮 発性半導体メモリの製造方法を構成している。即ち、前 記第1のゲート形成工程は、前記半導体基板上に第1の 絶縁膜を前記各メモリセルのドレイン-ソース方向に複 数延在するようにパターニングする絶縁膜形成工程と、 前記複数の第1の絶縁膜間の前記半導体基板上に第2の 絶縁膜を介して第1の電極材料を埋込む電極材料埋込み 工程と、前記第1の電極材料と第1の絶縁膜とを前記ド レイン拡散層の形成方向及びソース拡散層の形成方向と

てほぼ平行に第2の電極材料を延在するように形成し、

それら複数のフローティングゲートに対して書込み用或

いは消去用電圧を供給するセレクトゲートを形成するセ

レクトゲート形成工程とを施している。

同一方向に所定の幅でパターニングし、前記各メモリセルに対するキャリアをそれぞれ蓄積する複数のフローティングゲートを形成するフローティングゲート形成工程とを、順に行う。その後、前記第1のゲート形成工程は、前記フローティングゲートと前記半導体基板とは第3の絶縁膜で絶縁しかつ該フローティングゲート及び前記第2の絶縁膜の側壁に対してほぼ平行に第2の電極材料を延在するように形成し、それら複数のフローティングゲートに対して書込み用或いは消去用電圧を供給するセレクトゲートを形成するセレクトゲート形成工程を施している。

【0010】第4の発明は、半導体基板内に、複数のメ モリセルに対する連続したドレイン拡散層及び連続した ソース拡散層を互いにほぼ平行状態に形成する拡散層形 成工程と、前記拡散層形成工程の前工程または後工程に おいて前記半導体基板上にフローティングゲート及びセ レクトゲートを形成する第1のゲート形成工程と、前記 第1のゲート形成工程と共にまたは後工程において前記 フローティングゲート及びセレクトゲート上に絶縁膜を 介してコントロールゲートを形成する第2のゲート形成 工程とを、有する不揮発性半導体メモリの製造方法にお いて、前記第1のゲート形成工程を次のようにして不揮 発性半導体メモリの製造方法を構成している。即ち、前 記第1のゲート形成工程は、前記半導体基板上に第1の 絶縁膜を介して第1の電極材料を堆積する第1の電極材 料堆積工程と、前記第1の電極材料の上に第1の保護膜 を形成する第1の保護膜形成工程と、前記第1の電極材 料及び第1の保護膜を前期ドレイン拡散層の形成方向及 びソース拡散層の形成方向と同一の方向に延在するよう に所定の幅でパターニングする第1の電極材料パターニ ング工程と、前記第1の電極材料及び前記半導体基板は 第2の絶縁膜で絶縁し、かつ該第1の電極材料の側壁に 対してほぼ平行に第2の電極材料を延在するように形成 する第2の電極材料形成工程とを順に行う。そして、前 記第1のゲート形成工程は、前記第1の保護膜をマスク とし、該第1の保護膜に対してエッチング選択性を有す る第2の保護膜を第2の電極材料上に選択的に形成する 第2の保護膜形成工程と、前記各メモリセルのドレイン - ソース方向と同一方向に、前記第1の保護膜及び前記 第1の電極材料または前記第2の保護膜及び前記第2の 電極材料を選択的にパターニングし、前記各メモリセル に対するキャリアをそれぞれ蓄積する複数のフローティ ングゲートを形成するフローティングゲート形成工程と を、順に施している。

【0011】第5の発明は、半導体基板内に、複数のメモリセルに対する連続したドレイン拡散層及び連続したソース拡散層を互いにほぼ平行状態に形成する拡散層形成工程と、前記拡散層形成工程の前工程または後工程に、おいて前記半導体基板上にフローティングゲート及びセレクトゲートを形成する第1のゲート形成工程と、前記 50

10

第1のゲート形成工程と共にまたは後工程において前記 フローティングゲート及びセレクトゲート上に絶縁膜を 介してコントロールゲートを形成する第2のゲート形成 工程とを、有する不揮発性半導体メモリの製造方法にお いて、前記第1のゲート形成工程を次のよようにして、 不揮発性半導体メモリの製造方法を構成している。即 ち、前記第1のゲート形成工程は、前記半導体基板上に 第1の絶縁膜を介して第1の電極材料を堆積する第1の 電極材料堆積工程と、前記第1の電極材料を前記ドレイ ン拡散層の形成方向及びソース拡散層の形成方向と同一 の方向に延在するように所定の幅でパターニングする第 1の電極材料パターニング工程と、前記第1の電極材料 に対してエッチング選択性のある第2の電極材料を、前 記パターニングされた第1の電極材料の側壁にほぼ平行 にかつ該第1の電極材料と前記半導体基板とは第2の絶 縁膜で絶縁された状態で延在するように形成する第2の 電極材料形成工程とを、順に行い。さらに、前記第1の ゲート形成工程は、前記各メモリセルのドレインーソー ス方向と同一方向に前記第1または第2の電極材を選択 的にパターニングして前記各メモリセルに対するキャリ アをそれぞれ蓄積する複数のフローティングゲートを形 成するフローティングゲート形成工程を施している。

#### [0012]

20

【作用】第1の発明によれば、以上のように不揮発性半 導体メモリの製造方法を構成したので、セレクトゲート となる第1の電極材料の上部にエッチング保護膜を保護 膜形成工程で形成した後、フローティングゲートとなる 第2の電極材料をフローティングゲート形成工程でパタ ーニングしてフローティングゲートを各メモリセルに対 応させて分離する。第2の発明によれば、フローティン グゲートとなる第1の電極材料をフローティングゲート 形成工程で各メモリセルに対応させて分離した後、セレ クトゲートとなる第2の電極材料をセレクトゲート形成 工程で延在させる。第3の発明によれば、フローティン グゲートとなる第1の電極材料をフローティングゲート 形成工程で各メモリセルに対応させて分離した後、セレ クトゲートとなる第2の電極材料をセレクトゲート形成 工程で延在させる。第4の発明によれば、セレクトゲー トとなる例えば第1の電極材料の上部に第1の保護膜を 第1の保護膜形成工程で形成し、フローティングゲート となる第2の電極材料の上部に、第1の保護膜に対して エッチング選択性を有する第2の保護膜を第2の保護膜 形成工程で形成する。その後、第1及び第2の電極材料 に対して選択的にパターニングを行うことで、フローテ ィングゲートをフローティングゲート形成工程で各メモ リセルに対応させて分離する。第5の発明によれば、互 いにエッチング選択性を有する材料で第1及び第2の電 極材料を形成し、フローティングゲート形成工程で選択 的なパターニングを行いフローティングゲートを各メモ リセルに対応させて分離する。従って、前記課題を解決

できるのである。

## [0013]

## 【実施例】 第1の実施例

図1は、本発明の第1の実施例の不揮発性半導体メモリの製造方法を説明する図である。図1には、先の提案の図3の不揮発性半導体メモリの製造工程が示されており、この不揮発性半導体メモリは、次の(1)から

(5) の工程順で製造される。図1を参照しつつ、この 不揮発性半導体メモリの製造方法を説明する。なお、図 1において、図3、図4及び図5と共通の要素には、同 一の符号が付されている。

## (1) 第1の電極材料堆積工程

Si単結晶基板11上に絶縁酸化膜14が、膜厚100 オングストローム程度に堆積され、その絶縁酸化膜14 の上部に、セレクトゲート17となるべき第1の電極材 料のリンドープ多結晶Siが、例えば化学的気相成長法 (以下、CVD法という)により、1000~2000 オングストローム程度に堆積される。

#### (2) 保護膜形成工程

第1の電極材料上に、CVD法等で耐エッチング用保護 20 膜20が形成される。

## (3) セレクトゲートパターニング工程

第1の電極材料及び保護膜20は、ホトリソグラフィとエッチング技術により、所定の方向に、図1の(a)のように延在するようにパターニングされ、セレクトゲート17が形成される。このセレクトゲート17は、図3におけるセレクト線SLとなる。

【0014】(4) 第2の電極材料形成工程 熱処理により、第2の絶縁膜であるゲート酸化膜16 が、セレクトゲート17及び半導体基板11の表面に形成され、さらにCVD法等で第2の電極材料であるリンドープ多結晶Siが堆積される。その後、フローティングゲート15用材料の第2の電極材料が異方性エッチングされ、セレクトゲート17側壁に延在する第2の電極材料のサイドウォールに形成される。このサイドウォールは、ホトリソグラフィとエッチング技術により、図1の(b)のように片側を残して除去される。

#### (5) フローティングゲート形成工程

Si単結晶の半導体基板11に対してセレクトゲート1 (2) 第7と平行に、As等のイオン注入が行われ、ドレイン拡 40 堆積された質散層12及びソース拡散層13が形成される。ドレイン 拡散層12及びソース拡散層13は、隣接する複数のメ わちフローラ なる方向に行し及びソース線SCLとなる。ビット線BL及びソース 線SCL形成の後、例えば酸化膜一窒化膜一酸化膜の3 腐膜よりなる層間絶縁膜18が、半導体基板11、絶縁 膜20、及びフローティングゲート15用の第2の電極 材料上に堆積され、さらに、その上にコントロールゲー ト用材料のリンドープ多結晶Si19を堆積する。次 バック或いに、コントロールゲート19、即ちワード線WLに対応 50 坦化される。

12

したレジストパターン形成の後、図1の(c)のように、最上部のリンドープ多結晶Si、層間絶縁膜18、及びフローティングゲート15がエッチングされる。このことにより、フローティングゲート15とコントロール19を自己整合的に形成する。この際、セレクトゲート17は、保護膜20でカバーされているので、エッチングされることがない。以降、絶縁膜堆積、配線形成工程等の通常のLSIプロセスを経て製造工程が完了する。

10 以上のように、本実施例では、先の提案の不揮発性半導体メモリに対し、セレクトゲート17を第2の絶縁膜20でカバーした状態で、フローティングゲート15をエッチングにより分断している。そのため、セレクトゲート17を切断すること無く、自己整合的にフローティングゲート15を形成することができる。なお、コントロールゲート19及びフローティングゲート15となるサイドウォールは、必らずしも自己整合的でなくてもよい。この場合、本実施例においてサイドウォールの片側を除去する際に、同時に、サイドウォールの残す側の一20 部も除去され、コントロールゲート19をエッチングした後のエッチング処理が省略される。即ち、工程の削減が可能となる。

## 【0015】第2の実施例

図6は、本発明の第2の実施例の不揮発性半導体メモリの製造方法を説明する図である。図6には、第1の実施例の図1と同様に、先の提案の図3の不揮発性半導体メモリの製造工程が示されいる。この不揮発性半導体メモリは、次の(1)から(6)の工程順で製造される。図6を参照しつつ、この不揮発性半導体メモリの製造方法を説明する。なお、図6において、図3、図4及び図5と共通の要素には、同一の符号が付されている。

## (1) 第1の電極材料堆積工程

Si単結晶基板11上に絶縁酸化膜14が、膜厚100 オングストローム程度に堆積され、その絶縁酸化膜14 の上部に、フローティングゲート15となるべき第1の 電極材料のリンドープ多結晶Siが、例えばCVD法に より、1000~2000オングストローム程度に堆積 される。

## (2) 第1の電極材料形成工程

堆積された第1の電極材料は、例えばホトリソグラフィ及びエッチング技術により、第1の電極材料の列、すなわちフローティングゲート15が、セレクト線SLと異なる方向に複数延在するようにパターニングされる。

## (3) 絶縁膜埋込み工程

パターニングされたフローティングゲート15の間に、フローティングゲート15と同程度の厚さの第2の絶縁膜30をCVD法等で埋込まれ、さらに、そのフローティングゲート15と第2の絶縁膜30の表面が、エッチバック或いは研磨等によって図6の(a)のように、平田化される。

20

50

【0016】(4) フローティングゲート形成工程フローティングゲート15及び第2の絶縁膜30が、ホトリソグラフィ及びエッチング技術により、セレクトゲート17と同じ方向にパターニングされてフローティングゲート15が形成される。

## (5) セレクトゲート形成工程

フローティングゲート15及び半導体基板11の表面に、熱処理によって第3の絶縁膜である酸化膜16を形成した後、セレクトゲート17となる第2の電極材料のリンドープ多結晶Siを、たとえばCVD法で堆積する。さらに、異方性エッチングにより、セレクトゲート17が、フローティングゲート15及び第2の絶縁膜30の側壁に延在するように形成される。ホトリソグラフィ及びエッチング技術により、図6の(b)のように、サイドウォールの一方が除去される。Si単結晶の半導体基板11に対してセレクトゲート17と平行に、As等のイオン注入が行われ、ドレイン拡散層12及びソース拡散層13が形成される。ドレイン拡散層12及びソース拡散層13が形成される。ドレイン拡散層12及びソース拡散層13が形成される。ドレイン拡散層12及びソース拡散層13が形成される。ドレイン拡散層12及びソース拡散層13が形成される。ドレイン拡散層12及びソース拡散層13が形成される。ドレイン拡散層12及びソース拡散層13が形成される。ドレイン拡散層12及びソース拡散層13が形成される。ドレイン拡散層12及びソース拡散層13は、複数のメモリセルの列に対して連続に形成され、それぞれビット線BL及びソース線SCLとなる。

#### (6) コントロールゲート形成工程

ビット線BL及びソース線SCL形成の後、例えば酸化膜一窒化膜一酸化膜の3層膜よりなる層間絶縁膜18が、半導体基板11、絶縁膜30、及び第1及び第2の電極材料上に堆積される。さらに、その上にコントロールゲート用材料のリンドープ多結晶Siが、堆積される。次に、コントロールゲート19。即ちワード線WLに対応したレジストパターン形成の後、図6の(c)のように、最上部のリンドープ多結晶Siが、エッチングされる。以降、絶縁膜堆積、配線形成工程等の通常のLSIプロセスを経て製造工程が完了する。

以上のように、本実施例では、セレクトゲート17形成前に、フローティングゲート15をエッチングにより分断している。そのため、セレクトゲート17を切断すること無く先の提案の不揮発性半導体メモリを実現できる。なお、本実施例では、フローティングゲート15を自己整合的にしていないが、フローティングゲート15は必しも自己整合的である必要はなく、所望のレベル以上の静電容量が得られればよい。

## 【0017】第3の実施例

図7は、本発明の第3の実施例の不揮発性半導体メモリの製造方法を説明する図である。図7には、第1の実施例の図1と同様に、先の提案の図3の不揮発性半導体メモリの製造工程が示されいる。この不揮発性半導体メモリは、次の(1)から(6)の工程順で製造される。図7を参照しつつ、この不揮発性半導体メモリの製造方法を説明する。なお、図7において、図3、図4及び図5と共通の要素には、同一の符号が付されている。

#### (1) 第1の電極材料堆積工程

14

Si単結晶基板11上に絶縁酸化膜14が、膜厚100 オングストローム程度に堆積され、その絶縁酸化膜14 の上部に、フローティングゲート15となるべき第1の 電極材料のリンドープ多結晶Siが、例えばCVD法に より、1000~2000オングストローム程度に堆積 される。

#### (2) 第1の保護膜形成工程

第1の電極材料すなわちフローティングゲート15の上 部に第1の保護膜40である例えば窒化膜が形成され る。

## (3) 第1の電極材料パターニング工程

フローティングゲート15及び第1の保護膜40が、ホトリソグラフィ及びエッチング技術によりパターニングされ、図7の(a)のように、セレクトゲート線SLの方向に延在するように形成される。

## (4) 第2の電極材料パターニング工程

フローティングゲート15及び半導体基板11の表面 に、熱処理によって第2の絶縁膜である酸化膜16が形 成された後、セレクトゲート17となる第2の電極材料 のリンドープ多結晶Siが、たとえばCVD法で堆積さ れる。さらに、異方性エッチングにより、セレクトゲー ト17が、フローティングゲート15及び第1の保護膜 40の側壁に延在するように形成される。ホトリソグラ フィ及びエッチング技術により、図7の(b)のよう に、サイドウォールとなっている第2の電極材料の一方 が除去される。また、Si単結晶の半導体基板11に対 してセレクトゲート17と平行に、As等のイオン注入 が行われ、ドレイン拡散層12及びソース拡散層13が 形成される。これらドレイン拡散層12及びソース拡散 層13は、複数のメモリセルの列に対して連続に形成さ れ、それぞれビット線BL及びソース線SCLとなる。 【0018】(5) 第2の保護膜形成工程

フローティングゲート15上の保護膜40をマスクとし、第2の保護膜41である酸化膜が、熱酸化でセレクトゲート17の上部に図7の(c)のように形成される。第2の保護膜は、第1の保護膜に対してエッチング選択性を有していればよく、Pt(白金)等の金属をメッキで成長させてもよい。また、図7において、第2の保護膜41が、セレクトゲート17の表面をすべて覆っているが、その必要はなくセレクトゲート17の上部が覆われていればよい。

## (6) フローティングゲート形成工程

フローティングゲート15上の第1の保護膜40をエッチバック等で除去した後、例えば酸化膜-窒化膜-酸化膜の3層膜よりなる層間絶縁膜18が、半導体基板11、保護膜41、及び第1の電極材料上に堆積され、さらに、その上にコントロールゲート19用材料のリンドープ多結晶Siを堆積する。次に、コントロールゲート19、すなわちワード線WLに対応したレジストパターン形成の後、図7の(d)のように、最上部のリンドー

プ多結晶Si、層間絶縁膜18、及びフローティングゲ ート15をエッチングする。このことにより、フローテ ィングゲート15とコントロール19を自己整合的に形 成する。以降、絶縁膜堆積、配線形成工程等の通常のL SIプロセスを経て製造工程が完了する。このとき、セ レクトゲート17は、第2の保護膜41で保護されてい るので、分断されることはない。

# 【0019】 第4の実施例

第4の実施例、先の提案の図3の不揮発性半導体メモリ に対し、次の(1)から(4)の工程を順に行い不揮発 10 性半導体メモリを製造する。

#### 第1の電極材料堆積工程

Si単結晶基板11上に絶縁酸化膜14が、膜厚100 オングストローム程度に堆積され、その絶縁酸化膜14 の上部に、例えばフローティングゲート15となるべき 第1の電極材料のリンドープ多結晶Siが、例えばCV D法により、1000~2000オングストローム程度 に堆積される。

#### 第1の電極材料パターニング工程

第1の電極材料は、ホトリソグラフィとエッチング技術 20 により、所定の方向に、図1の(a)のように延在する ようにパターニングされる。

## (3) 第2の電極材料形成工程

熱処理により、第2の絶縁膜が、第1の電極材料及び半 導体基板11の表面に形成され、さらにセレクトゲート 17となるべき第2の電極材料であるCu或いはPtが 堆積される。その後、第2の電極材料が異方性エッチン グされ、フローティングゲート15の側壁に延在するセ レクトゲート17のサイドウォールが、形成される。こ のサイドウォールは、ホトリソグラフィとエッチング技 30 術により、片側を残して除去される。

【0020】(4) フローティングゲート形成工程 Si単結晶の半導体基板11に対してセレクトゲート1 7と平行に、As等のイオン注入が行われ、ドレイン拡 散層12及びソース拡散層13が形成される。 ドレイン 拡散層12及びソース拡散層13は、複数のメモリセル の列に対して連続に形成され、それぞれビット線BL及 びソース線SCLとなる。次に、例えば酸化膜一窒化膜 -酸化膜の3層膜よりなる層間絶縁膜18が半導体基板 5上に堆積され、さらに、その上にコントロールゲート 19用材料のリンドープ多結晶Siを堆積する。次に、 コントロールゲート19、すなわちワード線WLに対応 したレジストパターン形成の後、最上部のリンドープ多 結晶Si、層間絶縁膜18、及びフローティングゲート 15をエッチングする。このことにより、フローティン グゲート15とコントロール19を自己整合的に形成す る。この際、セレクトゲート17はこのエッチングに対 して選択性を有しているので、エッチングされることが

I プロセスを経て製造工程が完了する。

以上のように、本実施例では、先の提案の不揮発性半導 体メモリに対し、セレクトゲート17をフローティング ゲートに対してエッチング選択性のある第2の電極材料 で構成しているので、フローティングゲート15のエッ チングにより分断されない。

【0021】なお、本発明は、上記実施例に限定されず 種々の変形が可能である。その変形例としては、例えば 次のようなものがある。

- (A) 拡散層に対するイオン注入時期は、第1~第4 の実施例に係わらず自由度があり、例えば、片側のサイ ドウォールを除去する前に実施してもよく、さらに、第 1の電極材料等を堆積する前に、半導体基板に形成して おいてもよい。
- 片側のサイドウォールの除去は、上記各実施例 において必ずしも必要ではなく、半導体基板上に残して おいても、問題なく先の提案の不揮発性半導体メモリを 実現できる。
- 第2の実施例においては、半導体基板上に第1 (C) の電極材料の列を形成してから、第2の絶縁膜を埋込ん でいるが、先に第2の絶縁膜の列を形成してから、第1 の電極材料を埋込む順で不揮発性半導体メモリを製造し ても、同様の効果を奏する。
- 第4の実施例において、サイドウォールとして 形成される第2の電極材料をセレクトゲートとしている が、サイドウォールをフローティングゲートとしてもよ い。この場合は、先に形成される第1の電極材料をCu またはPtとすればよい。

#### [0022]

【発明の効果】以上詳細に説明したように、第1の発明 によれば、セレクトゲートとなる第1の電極材料の上部 にエッチング保護膜を形成した後、フローティングゲー トとなる第2の電極材料をパターニングしてフローティ ングゲートを各メモリセルに対応させて分離する。その ため、セレクトゲートを分断することなく、フローティ ングゲートをコントロールゲートに対して自己整合的に 形成することができる。このことにより、コンタクト構 造が不要で高集積化を可能とした不揮発性半導体メモリ を実現できる。第2の発明によれば、フローティングゲ 11、セレクトゲート17及びフローティングゲート1 40 ートとなる第1の電極材料を各メモリセルに対応させて 分離した後、セレクトゲートとなる第2の電極材料を延 在させる。そのため、セレクトゲートを分断することな く、フローティングゲートを各メモリセルに対応させる ことができる。このことにより、コンタクト構造が不要 で髙集積化を可能とした不揮発性半導体メモリを実現で きる。第3の発明によれば、フローティングゲートとな る第1の電極材料をフローティングゲート形成工程で各 メモリセルに対応させて分離した後、セレクトゲートと なる第2の電極材料を延在させる。そのため、セレクト ない。以降、絶縁膜堆積、配線形成工程等の通常のLS 50 ゲートを分断することなく、フローティングゲートを各

メモリセルに対応させることができる。また、このこと により、コンタクト構造が不要で高集積化を可能とした 不揮発性半導体メモリを実現できる。

【0023】第4の発明によれば、セレクトゲートとな る例えば第1の電極材料の上部に第1の保護膜を形成 し、フローティングゲートとなる第2の電極材料の上部 に、第1の保護膜に対してエッチング選択性を有する第 2の保護膜を形成する。その後、第1及び第2の電極材 料に対して選択的にパターニングを行うことで、フロー ティングゲートを各メモリセルに対応させて分離する。 そのため、セレクトゲートを分断することなく、フロー ティングゲートを各メモリセルに対応させることができ る。このことにより、コンタクト構造が不要で高集積化 を可能とした不揮発性半導体メモリを実現できる。第5 の発明によれば、互いにエッチング選択性を有する材料 で第1及び第2の電極材料を形成し、フローティングゲ ート形成工程で選択的なパターニングを行いフローティ ングゲートを各メモリセルに対応させて分離する。その ため、セレクトゲートを分断することなく、フローティ ングゲートを各メモリセルに対応させることができる。 また、このことにより、コンタクト構造が不要で高集積 化を可能とした不揮発性半導体メモリを実現できる。

【図面の簡単な説明】

\*【図1】本発明の第1の実施例の不揮発性半導体メモリの製造方法を説明する図である。

【図2】従来のサイドウォール型E<sup>2</sup> PROMメモリセルの構造例を示す断面図である。

【図3】先の提案のサイドウォール型E<sup>2</sup> PROMの構造例を示す平面図である。

【図4】図3中のA-A断面図である。

【図5】図3中のB-B断面図である。


【図6】本発明の第2の実施例の不揮発性半導体メモリ 10 の製造方法を説明する図である。

【図7】本発明の第3の実施例の不揮発性半導体メモリの製造方法を説明する図である。

## 【符号の説明】


半導体基板 1, 11 2, 13 ソース拡散層 ドレイン拡散層 3, 12 4, 6, 8, 14, 16, 18, 30 絶縁膜 5, 15 フローティング ゲート 20 7, 17 セレクトゲート 9, 19 コントロールゲ - h 20, 40, 41 保護膜

【図2】



従来のサイドウォール型フラッシュ E2PROMメモリセル

【図3】



先の提案のサイドウォール型E2PROM

【図5】





図3中のB-B断面図



本発明の第2の実施例の不揮発性半導体メモリの製造方法



(a) 40 14 15 40 15 17 13 (b) 13 17 14 40 15 12 40 15 17 13 (d) 13 17 14 18 15 12 15 41 17 13

本発明の第3の実施例の不揮発性半導体メモリの製造方法